FPGA中时钟问题，EP2C20F256C6引脚CLK和DPCLK的区别
小弟第一次使用fpga，看手册上说，这几个CLK是供给4个PLL的，另外还有几个DPCLK和CDPCLK，这些都有什么区别呀，都是做什么用的？
clk管èæ¯å¯ä»¥ä½ä¸ºæ®éè¾å ¥ç®¡è使ç¨çï¼å½ç¨ä½è¾å ¥åè½æ¶åæ®éçIOåè½æ¯ä¸æ ·çï¼
ä½æ¯clk管èæ¯ä¸å¯ä»¥ç¨ä½è¾åºåè½çï¼å¦æä¸ä½¿ç¨æ¶å¯ä»¥æ¬ç©ºï¼ä¸éè¦éå¾æ¥å°ï¼ä½ åªè¦å¨å»ºç«å·¥ç¨çæ¶åææ ç¨ç管è设置为ä¸æè¾å ¥
温馨提示：内容为网友见解，仅供参考
第1个回答 2012-05-02
DPCLK and CDPCLK I/O pins are bidirectional
dual function pins that can be used for high fanout
control signals, such as protocol signals,
TRDY and IRDY signals for PCI, or DQS for
DDR, via the global clock network.
设置可以在pin editor里面的分配pin时选择
DCLK也与配置芯片相连追问
dual function pins that can be used for high fanout
control signals, such as protocol signals,
TRDY and IRDY signals for PCI, or DQS for
DDR, via the global clock network.
设置可以在pin editor里面的分配pin时选择
DCLK也与配置芯片相连追问
假如我外部采用20MHZ晶振，希望内部得到60MHZ，应该从哪个CLK脚引入FPGA呢？是不是20MHZ通过CLK脚直接就和FPGA内部的PLL的inclk0脚相连就行了？
追答是的，只要是连在CLK脚上就可以
本回答被提问者采纳
相似回答
