fpga中时钟问题，ep2c20f256c6引脚clk和dpclk的区别

如题所述

　　Positive、negative指的是差分时钟。单端时钟接在那个上面都可以。 作为普通输入接口没有需要特别考虑的。

温馨提示：内容为网友见解，仅供参考

当前网址：https://11.t2y.org/zz/2v8m7fv4f47fff2sss.html