ALTERA FPGA EP4CE22E22C8 时钟输入引脚clk可以作为普通输入引脚吗？

最近在做一个开发项目，用的芯片是ALTERA的FPGA cycloneiv 具体型号是EP4CE22E22C8，由于管脚不够，想用部分时钟输入引脚CLK作为普通输入引脚用，这样有没有问题？和普通的输入引脚有什么区别呢？如果时钟引脚不使用的话，是不是要连接地？谢谢！！！

clk管脚是可以作为普通输入管脚使用的，当用作输入功能时和普通的IO功能是一样的，但是clk管脚是不可以用作输出功能的，如果不使用时可以悬空，不需要非得接地，你只要在建立工程的时候把无用的管脚设置为三态输入，这样是通常的处理办法。