我打算使用Altra的FPGA EP1C6内部的PLL,那么在画PCB的时候,我把25M的晶振接到了PLL的时钟输入引脚CLK0上,请问CLK1~CLK3引脚如何处理,因为我把这三个引脚悬空时编译报错
等级太低,还不能插入图片,就只好打字了……
四个时钟管脚分别是PIN_28,PIN_29,PIN_153,PIN_152,其中PIN_28接25M晶振,其他三个管脚悬空。然后编译时出现的错误是:Net NetU14_29 contains floating input pins
Net NetU14_152 contains floating input pins Net NetU14_153 contains floating input pins