FPGA中时钟问题，求助于各位高手？

最近在学习FPGA的VGA显示，要实现800×600的VGA显示需要40M的时钟，但板子上只有50M的时钟，接在了某个管脚上。芯片是xilinx公司的V-5系列，想用Pll解决这个问题，请问怎么办？

非常非常感谢您这么快回答。

不过我在ISE中的new source 项目里没有看到 clock wizard ，

麻烦您告诉我具体一点的步骤，谢谢您了。

选上这个之后，点下一步，文件名称随便写，然后在里边找，打开之后可以选择DCM生成或者PLL，选择manual，然后一步步操作就可以了，注意输入频率和输出频率,

怎么样，解决了没有

行不行啊伙计，解决完了得采纳啊，别解决完了问题就放这里不管了啊，那我不是白回答你了啊

解决了，真的非常非常感谢，自己弄的话，有不知道要花多少时间。
谢谢啦！

有关于FPGA的问题，欢迎继续提问