程序语法 错误 verilog hdl 帮帮 新手把

只看 语法错误 编译报错 Error (10028): Can't resolve multiple constant drivers for net "q[0]" at dome.v(23)

module dome(P[3:0],Q[3:0],Tc,Cr,Ck,Ct,Cp,Pe);
input [3:0] P;
input Ck,Cr,Ct,Cp,Pe;
output [3:0] Q;
output Tc;
reg [3:0] q;

reg flag;
reg Tc;
assign Q=q;
always@(Cr,Pe)
begin
if(!Cr) begin
q<=4'b0000;
Tc<=0;
flag<=0; end
else begin
flag<=1;
if(!Pe)
q<=P;
else
q<=4'b0000;
end

end
always@(posedge Ck)
begin

if((Ct&&Cp))
if(q>4'b1001)
begin
Tc<=1;
q<=4'b0000;
end
else begin
Tc<=0;
q<=q+1'b1; end

end
endmodule

变量“q”不能在多个always块里赋值。
温馨提示:内容为网友见解,仅供参考
无其他回答
相似回答