Actel FPGA 不用的管脚需要设置成高阻态吗，如果需要，那在开发软件Libero中该如何设置？

如题所述

举报该文章

相关建议 2014-04-20

一般不用的管脚都默认是高阻态的，如果一定要设置，开发系统里应该有一个选项，把所有不用的IO都设成高阻态。

温馨提示：内容为网友见解，仅供参考

当前网址：https://11.t2y.org/zz/vp8s784mv4p7fpfmvs.html

无其他回答

相似回答

大家正在搜

Actel FPGA开发环境Libero遇到的问题

我用的ACTEL的fpga，想通过rom查表生成正弦波，不知...

fpga 管教分配，我用的ACTEL 1500,时钟分配到2...

Xilinx,Altera,Lattice,Actel制作F...

fpga 管教分配，我用的ACTEL 1500,时钟分配到2...

如何将10M时钟，倍频到20M输出，时钟由晶振提供。芯片是a...