新手请教，verilog中·include的用法
我知道这个是引用已经编号的程序。我实际操作中编好了一个工程，名字是flop.v，保存了。然后又新建一个工程，引用了这个：·include "flop.v"。综合时报错，提示这个flop.v不存在。我想知道这个引用是否正确呢？
如果flop.v是一个module，不建议用include，直接加在文件列表中编译就可以了。
对于用到include的，默认的搜索路径是当前仿真目录，如果文件不在，就会报错。需要在文件列表中添加搜索路径，看仿真工具吧，一般就是-indir -path或者+dir+path。
对于用到include的，默认的搜索路径是当前仿真目录，如果文件不在，就会报错。需要在文件列表中添加搜索路径，看仿真工具吧，一般就是-indir -path或者+dir+path。
温馨提示：内容为网友见解，仅供参考
第1个回答 推荐于2018-05-13
关于include用法的总结
在编译的时候，需要对`include命令进行预处理，将file2.v中的内容全部复制插入到file1.v文件中的`include命令处，即将C替换`include。同理，在文件file.v中，用file1.v文件中的内容替换`include出现的地方，这样实际效果类似于有图，而编译的时候，是将file.v文件以右图为单元进行编译。本回答被网友采纳
在编译的时候，需要对`include命令进行预处理，将file2.v中的内容全部复制插入到file1.v文件中的`include命令处，即将C替换`include。同理，在文件file.v中，用file1.v文件中的内容替换`include出现的地方，这样实际效果类似于有图，而编译的时候，是将file.v文件以右图为单元进行编译。本回答被网友采纳
第2个回答 2011-09-27
`include "flop.v"
第3个回答 2013-04-09
不知道你为什么又新建了一个工程，应该是新建一个source，然后再用`include吧
第4个回答 2011-09-27
一个工程怎么能叫flop.v，应该是一个工程下里面的文件相互引用
相似回答
