11智能在线
新记
verilog中如何调用另一个module里面的task?include有用吗?我试了没成功,望高人解答
晕死,task啊,我敢拿它当信号用么?Reserved!
现在我试了下只能将task单独提出来是可以include的,但不会直接在模块外调用它
举报该文章
相关建议 2016-09-20
用<module>.<task>的方式,module就是包含task的模块名,task就是任务名。
例如你的模块名是comp,里面有个任务叫sum(a,b,c);
在当前的模块下先例化comp my_comp();
使用任务就用my_comp.sum(a,b,c);
温馨提示:内容为网友见解,仅供参考
当前网址:
https://11.t2y.org/zz/p24m77qs7.html
其他看法
第1个回答 2011-04-25
task是信号?还是一个模块?
1.如果是信号,a,要用的模块是被调用的上层,则在被调用的头定义中加入 out task;如果不是在一起的则在他们共同的顶层中加wire task; 同时要在各自中 加 in 和out task;
2,如果是模块,则在要用的模块中直接调用就可以了,自动会添加的。
相似回答
大家正在搜
相关问题
第一编程语言学什么好?
编程语言的分类和用途
什么是编程语言框架
什么编程语言既简单又好用?
计算机里的CPU可以直接运行人类编写的程序吗?为什么说编程语...
为什么说编程语言不是和计算机交谈的语言?
你认为最好的编程语言是那个?
如何自学一门编程语言?