Verilog HDL 中一个always进程如果在执行还没结束,此时再有满足的条件进来,always会执行新的吗
如always @(posedge clk)
begin
...
end
当进程还没结束时,又有个上升延到来,他会进进程吗.
谢谢
第1个回答 2008-07-25
不会本回答被提问者采纳
相似回答
如always @(posedge clk)
begin
...
end
当进程还没结束时,又有个上升延到来,他会进进程吗.
谢谢
