actel fpga如何将输出引脚初始默认电平设置为低

如题所述

在你的程序中用assign赋值。
比如assign z = 0;
然后将z分配到你想要设置低电平的引脚,那个引脚就输出低电平了。追问

谢谢你的解答
但是不是这个意思哈,是指在FPGA上电后未操作输出时 输出端口的默认电平为低,我把IO约束设置为PullDown不行,现在不知道该如何设置

追答

在编程的时候加个reset信号,满足reset信号的时候复位为低电平就可以了

温馨提示:内容为网友见解,仅供参考
无其他回答
相似回答