verilog always@(posedge clk or posedge clrb)表示 清零端是高电平有效吗

这个描述的是D触发器：begin
if(clrb) q<=0;

else q<=d;
end clrb为1的时候开始清零，触发器清零不是低电平有效吗

always@(posedge clk or posedge clrb)表示 清零端是高电平有效，
posedge代表上升沿；negedge代表下降沿；
代表clrb异步复位信号，如果没用posedge clrb，为同步复位信号，就是需要时钟跳变时，输出才发生变化。
触发器复位有高电平有效，也有低电平有效。追问

可是D触发器复位端不是低电平有效的吗，这个描述的就是D触发器啊

追答

也有高电平有效的D触发器啊

温馨提示：内容为网友见解，仅供参考

当前网址：https://11.t2y.org/zz/24pv2q2sf.html