Error (10170): Verilog HDL syntax error at Verilog1.v(10) near text "["; expecting ";",
always @(iSW or temp)
begin
case(iSW[0])
'b0:[31:0]temp=[32:1]iSW^'b0;
'b1:[31:0]temp=[32:1]iSW^'b1;
default:[31:0]temp=[32:1]iSW;
endcase
end
错误处代码如上，本人初学者，提问前已经上网找答案半小时了，怎么检查都检查不出来，求指导。
提示第10行发生了错误，具体是哪一行？
“[32:1]iSW”是什么意思？
这些代码是你自己写的吗？
还有，“'b0”这种写法不对，应该是例如“1'b0”这种格式。追问
这个位置就是错误代码的位置，点过了，[32:1]iSW是输入啊，代码自己写的，'b表示二进制啊，会自动从左侧补全到32位的吧的吧
追答没有这种写法，你把语法先好好看一下吧。
本回答被提问者采纳Error (10170): Verilog HDL syntax error at Verilog1.v(10...
这种错误一般要提供整个程序，单凭这几行无法判断错在哪里，根据本人经验，这个是最低级的错误，某句代码后面少了一个“；”。
Error (10170): Verilog HDL syntax error at Verilog1.v(1) n...
这是VHDL语法而不是verilog, 你的仿真选项不对吧
...Error (10170): Verilog HDL syntax error at xxxx.v(1) near...
1.某一句代码后面缺少“；”；2.begin 和end不对应；3.某一个变量在always语句中等号的左边却没有定义成reg类型。
Error (10170): Verilog HDL syntax error at .v(1) near text "2016120...
1、 模块名只能是字母（A-Z，a-z）和数字（0-9）或者下划线（_）组成。2、 模块名必须是字母或者下划线开头，不能数字开头。3、 不能使用verilog关键字来命名，以免冲突。4、 模块名区分大小写。可以改为：module clk_div_1206 (clk,reset,clkout)
Error (10170): Verilog HDL syntax error at colorlight.v(10...
改成下面的形式 always @(posedge clk)begin if(a1)begin a=1;b=0;c=0;d=0;e=1;f=1;g=1;h=1;i=0;j=0;k=0;l=0; end else begin a=0;b=0;c=0;d=0;e=0;f=0;g=0;h=0;i=0;j=0;k=0;l=0;end end 记住是多条语句的时候，必须使用begin end ...
Error (10170):Verilog HDL syntax error at taxi.v(1) near text...
语法错误，第一行就出错了（也可能是第二行），可能是模块名没定义啥的。把前两行的代码贴出来看看。
Error (10170): Verilog HDL syntax error at test2.v(11) near text...
你这个程序问题挺多的。首先，变量b的类型应该是4个比特的。假设定义为 reg [3:0] b;然后是下面的for语句。for语句的可综合格式应该为：for(init_statement; condition; step_statement)block_or_statement;可综合的for语句必须要能完全展开。而且语意要满足可综合RTL语意。否则你的out变量该报多输入...
verilog Error (10170) 初学者恳求高手指点
Error (10170): Verilog HDL syntax error at 16_DIV.v(1) near text "16"; expecting an identifier 解释：此错误指出在你的代码第一行文字“16”处有语法错误，期望的是一个标识符，而不是数字。简单理解就是module 名、信号名不能以数字及下划线开始，应以字母开始。另在z=0处还缺少一个...
Error (10170): Verilog HDL syntax error at reputation.v(1...
你的描述是VHDL的，文件后缀却用了".v"，当然出现错误。你将文件另存为后缀为".vhd"试一下。
FPGA错误:Error (10170): Verilog HDL syntax error at dds_rom_inst...
我刚刚也遇到了这个问题，问题其实不是出在代码上，而是出在你添加的文件上，你进入assignment\/setting\/file中将dds_rom_inst文件删除即可，因为该文件是内部调用的，不需要你放在工程文件里，所以会出错。
