如题所述
74LS161的置数端“~LOAD”和清零端“~CLR”未作处理(连接)。虽然TTL数字逻辑IC的输入端悬空(开路)默认该端输入高电平,但仿真软件却将其默认为低电平(也可能是破解版的原因)。
注意:虽然TTL电路的输入端悬空默认该端输入高电平,但实际应用中不主张将不使用的输入端空置,因为该端可能引入外界干扰而影响电路的稳定工作。所以应根据实际情况将不使用的输入端置为无效电平。
补充:74LS161是数字电路,图中应放置一个“数字地”——“”