稳定性要求很高，逻辑在运行中可修复的话，悬空也可以咯。
FPGA芯片中没有使用的管脚应该如何处理
这与厂家有关了。一般用电阻拉低或拉高是很保险的做法；想简单点的话，只要芯片没有特殊说明，比如ALTERA 和 XILINX的可以直接接地的。稳定性要求很高，逻辑在运行中可修复的话，悬空也可以咯。
FPGA分配管脚 时如何去掉没用到的管脚
没有用到的管脚不填就可以了。还有一个需要注意的地方，当你想分配的管脚是某一个模块的输入输出口时，一定要将该模块设置为顶层模块，这样才能在管脚分配的地方找到要分配的管脚。
fpga未使用的管脚放在总线上如何设置管脚类型,不影响总线
如果是 Xilinx ISE 的话，在左侧Design窗口中的generate programming file按钮那里，右键点击，弹出菜单中的process properties选项卡里，有unused IOB的属性配置，即未用管脚熟悉配置，可选择为上拉，下拉或者悬空，你可以根据需要配置这个熟悉。如果总线上的使能信号是低电平有效的，建议将默认unused IOB属性...
Actel FPGA 不用的管脚需要设置成高阻态吗,如果需要,那在开发软件Libero...
一般不用的管脚都默认是高阻态的，如果一定要设置，开发系统里应该有一个选项，把所有不用的IO都设成高阻态。
FPGA的电源未被使用,如何处理
FPGA的管脚可以不使用，电源必须供电。即使对应BANK上的管脚全部未使用，也要供电的。
在quartus13.0中把所有没有用的io,设置为内部弱上拉
在使用 Altera 的 FPGA 时候，根据系统设计需要在管脚的内部加上上拉电阻。Quartus II 软件中在 Assignment 的 Pin Planner中可以设置。具体过程如下：1. 在菜单 Assignments 中选择 Pin Planner。2. 在弹出的Pin Planner界面的All Pins区域里点击鼠标右键，找到 Customize Columns。3. 在弹出的...
fpga的unused pin为什么要设置as input tri-state
没有使用的关键设置成高阻态，这样可以减小芯片功耗，同时避免不使用的管脚干扰内部正常使用的管脚
FPGA 没用的管脚设置成三态 程序怎么不运行了
在你的没有使用的管脚里面，实际上存在已经用了的管脚，只是你没有锁定。因此这样。
ALTERA FPGA EP4CE22E22C8 时钟输入引脚clk可以作为普通输入引脚吗...
clk管脚是可以作为普通输入管脚使用的，当用作输入功能时和普通的IO功能是一样的，但是clk管脚是不可以用作输出功能的，如果不使用时可以悬空，不需要非得接地，你只要在建立工程的时候把无用的管脚设置为三态输入，这样是通常的处理办法。
我想用FPGA制作PCB板,芯片手册上面并没有针脚图,我想问问可不可以在quar...
在quartus上选中相应器件型号，给芯片分配管脚时pin planner，出来的示意图中会有引脚简单说明，并用各种图形，三角，圆形，方形，等代表不同的功能引脚，你把鼠标放某个脚上也会有相应的说明，但是还是推荐你去器件 厂商的官网上下对应器件引脚说明文档 ...
