verilog时序仿真时，代码中对寄存器变量的某一位单独赋值会导致报错，该怎么解决

如题所述

举报该文章

第1个回答 2015-05-25

你是不是在多个地方对那个寄存器赋值了。代码看看。

第2个回答 2015-05-25

把代码贴出来才知道啊

相似回答

大家正在搜

Verilog中给某一个位宽大于1的变量赋值，在时序仿真波形...

求高手，verilog中寄存器每次对其中几位进行赋值，如8位...

关于verilog中，同时赋值报错问题

verilog语言的问题，我在verilog语言中定义一个r...

verilog中的时序仿真

Verilog赋值问题

关于verilog中，寄存器赋值出现不纯净的跳变

verilog 中为什么不能再两个always中同时赋值同一...