芯片的理论极限：硅晶体管的极限尺寸在1纳米左右，这就是单个晶体管器件的理论极限。
可能你在新闻里经常听到一个说法，摩尔定律快要失效了，这是什么意思？是说芯片技术快要到天花板了吗？
想搞清楚这个问题，首先要明白芯片技术的理论极限在哪。因为我们相信，随着技术进步，工程上的困难迟早会被攻克，但如果是在物理原理上就根本行不通，那就没办法了。这一篇，我们就来看看，芯片技术的理论极限在哪？
1、怎么理解芯片的理论极限？
先要说明一下，今天我们讨论理论极限都是从晶体管开始谈的。为什么呢？因为不管多先进的芯片，能实现多么复杂的功能，还原到本质，它就是一个一个晶体管组合起来的。
一直以来，晶体管的性能水平几乎就代表了芯片的性能水平。那么，晶体管的性能极限在哪里呢？
我们先回忆一下晶体管的“地铁站模型”：一个晶体管是由两个“地铁站”组成的，两个“地铁站”之间有一条时有时无的通道，受到一个开关的控制，开关打开的时候，通道出现连通两个车站，电子就可以流过去；断开的时候，通道消失，电子就过不去。
这条通道非常重要，在晶体管里叫“沟道”，晶体管的速度、功耗等重要的性能指标都跟沟道长度紧密相关。你在跟芯片有关的新闻里经常听到的7纳米、5纳米，说的就是这个沟道的长度。
工艺越先进的芯片，晶体管的沟道就越短，沟道越短，电子通过沟道的时间也就越短，信息的传递自然也就越快，芯片的性能就越好。过去几十年摩尔定律不断推进，盯着的就是这个沟道尺寸。
1974年，IBM的科学家提出登纳德定律，也就是等比例缩小的技术途径。说的就是相比上一代技术，新工艺节点器件的长和宽都变成0.7倍，那么器件的面积就变成了0.49倍，约等于一半，芯片的集成度就增加了一倍。
等比例缩小在早期是一个比较容易实现的方案，就成了芯片过去几十年发展的主要推动力，但这个方案好像过于完美了，难道沟道能无限缩小下去吗？很遗憾，当然不能。
沟道长度存在着一个理论极限，就是一个硅原子的直径0.2纳米。
为什么呢？咱们设想一下，如果沟道不断缩小，直到比原子直径还短，那就意味着两个地铁站彻底连在一起了，就不再有通断之分了，晶体管没有开关功能自然就失效了。
所以理论上看，不管技术再怎么进步，只要是硅半导体材料的晶体管，沟道就不可能比0.2纳米更短。
2、晶体管的理论极限在哪里？
现在量产的最先进工艺是5纳米，你可能觉得，距离0.2纳米还有25倍，我们距离极限还挺远的，干嘛急着讨论摩尔定律终点的问题呢？
别高兴得太早，在沟道长度缩小到0.2纳米之前，还有一系列别的限制，下面我给你介绍两个物理定律级别的限制：一个是热力学限制，另一个是量子力学限制。
先说热力学限制，简单来说，就是芯片工作温度的影响。
我们可以把半导体材料中每一个硅原子想象成一个人，他们站成一个队列，就像我们军训时站那个方阵，两两之间有一定的距离。
硅原子都比较大，就像一个成人，电子比较小，就好像一个幼儿园的小朋友，晶体管工作时电子在沟道中流过，就好像小朋友要从这个成人阵列的一端，经过缝隙穿到另一端。
如果芯片放在绝对零度下工作，那些站方阵的人就像我们的解放军战士，他们可以站得笔挺一动不动，你想小朋友们是不是就很容易沿着队列缝隙，快速跑过去？也就是说，如果芯片在绝对零度下工作，就算每次只有一个电子流过去，晶体管也能准确地工作。
但是，芯片真实的工作环境不是这么完美，也就是说这群站队列的人不是解放军，而是一帮普通人，每个人大概有这么一个位置，但都不老实，就在那儿晃来晃去的。这回小朋友跑的时候可能会被这些晃晃悠悠的成人撞到，就跑不快了，甚至跑丢了没能到对面终点。
早期800纳米、600纳米这种大尺寸晶体管，它的传输电流比较大，流通的电子很多，就不容易出错。这就相当于是有好多好多小朋友一起跑，被撞到也没关系，终究有一定的比例跑过去吧。
可是当沟道长度不断缩短，每次只有几百个、甚至几十个电子跑过去，芯片工作温度引起的一点点噪声就可能让芯片出错。所以芯片的工作温度给晶体管尺寸设置了一个热力学极限，有这么一个阈值，这个阈值跟工作温度相关。
再来说另一个限制，就是量子力学限制。
当沟道缩小到很短，量子效应就开始出现了，现在7纳米、5纳米的器件就得考虑量子力学的影响了。
量子力学极限是什么呢？就是量子隧穿带来的不确定性，在纳米尺度的晶体管里，如果说两座“地铁站”之间的距离非常小，即使晶体管是关闭状态，两座“地铁站”之间没有沟道，电子也可能隧穿过去，就像穿墙术一样。
而且，两座“地铁站”距离越近，穿过去的可能性就越大，近到一定程度，有没有沟道几乎就没区别了，晶体管起不到开关的作用，当然就失效了。
到这里小结一下，虽然理论上晶体管极限是一个硅原子直径，但热力学极限和量子力学极限设定的阈值都比这个直径要大，也就是说，沟道还没缩小到0.2纳米这个终极极限，热力学和量子力学极限已经把器件尺寸给卡死了。
研究表明，硅晶体管的极限尺寸在1纳米左右，这就是单个晶体管器件的理论极限。
请注意，我说的是1纳米是单个器件的理论极限，真正量产的话还会有很多的工程技术困难。现在量产的最先进工艺是台积电的5纳米晶体管，两三年后很有希望实现3纳米器件的量产。但再之后能不能量产2纳米甚至1纳米的晶体管，现在并不敢太乐观。
3、集成还会带来更多限制
而且刚才说的只是晶体管的“单兵”极限，每颗芯片都是由大量晶体管集成起来的“军队”，这么多晶体管集成到一起的时候，就有更多问题需要考虑。
比如说，集成密度、时钟频率、电源电压、布线层数等等，每个参数都会限制芯片整体的性能。
不过有一个系统限制理解芯片技术的发展趋势非常重要，在这里必须给介绍清楚，就是功耗。
你可能觉得，功耗怎么会是个问题呢？不就是费点电吗？可没那么简单，如果芯片的功耗太大，也就是说热量产生得太快了，又不能及时把热量散出去，那热量就会聚集，芯片的工作温度会急剧上升，芯片就会越来越慢，甚至失效。这也是为什么计算机的风扇如果坏了，就会蓝屏死机的原因。
写这篇稿子的计算机里面是一颗Inteli7处理器，它的功率密度大概是50W/cm²。对这个数字可能没什么概念，家用电熨斗的功率密度只有5W/cm²，比这颗处理器芯片要小10倍。敢拿手去摸电熨斗吗？肯定会被烫伤吧，可芯片比电熨斗还要烫10倍。
这还是PC的处理器芯片，一些领域的专业芯片功率密度最高甚至达到了380W/cm²，要知道，火箭喷嘴那里也不过是600W/cm²。
所以，现在的芯片使用时一定要配有非常可靠的散热系统，电脑里面一般是用风扇来散热，甚至对于强劲的CPU芯片要有更高级的水冷系统才能保持正常工作，否则根本就没法运行。
对于大规模的服务器机房，空调制冷的用电量接近甚至已经超过了计算机本身的耗电量。手机芯片里面低功耗更是最核心的技术要求，所以手机芯片必须要使用最先进的工艺节点来制作，才能保证性能高、功耗低。
所以说功耗是所有芯片都要面对的严峻问题。
4、本篇总结
总结一下这一讲，我们讨论了芯片性能的极限，关键就是看晶体管的沟道尺寸。
从理论上讲，光看单个器件，这个极限尺寸就是1纳米。不过当几十亿、几百亿个晶体管集成到一块，还有像发热、连线等等，更多限制因素需要考虑。
这是不是告诉我们，摩尔定律的确要失效了，芯片技术的发展马上就到天花板了呢？当然不是。你有没有注意到，我们刚才讨论的极限，其实都有一个大前提，就是“硅晶体管芯片”，这意味着什么呢？
