FPGA 下载程序的问题，quartus中Parallel Flash Loader IP核

有木有人用过quartus中的一个叫做Parallel Flash Loader的IP核配置一个CPLD，控制FLASH芯片作为一个FPGA的配置芯片，来固化要运行的FPGA代码。

右边Flash开头的信号，是CFI接口的flash信号连线，用来接flash；左边pfl_flash_access_granted相当于是否使能这个IP核，另一个是复位信号，另一个也没啥意义。
我的问题是，这个IP核要把数据写入到flash接口中，应该有一个数据来源的信号线，但是从上面的接口看，却没有，这是怎么回事，求解答。

你选的是quad spi flash ，应该使用并行的nor flash吧，不然就可以直接用spi配置fpga了，

不需要cpld，需要并行flash的目的就是配置速度。

你看我的图

以您的这张配置图，flash中的数据是何时被载入的，怎么载入的，因为flash芯片接在右边的flash接口处，而这个模块并没有数据输入的接口，我的意思是，PC上的pof文件通过jtag接口怎么才能进入到这个模块，进而载入得到FLASH中。
不知我说清楚了没。

flash data是双向的，双向的商口是放在右边的

看来我还是没说清楚，我的意思是当flash是空的时候，数据从哪里来，写入flash的