为什么TTL门的输入端悬空相当于逻辑高电平？实际电路中TTL与非门输入端能否悬空？为什么？

如题所述

从原理图上看，如TTL与非门的输入端是NPN 三极管的发射极，三极管的基极有电阻接电源VCC,
当三极管的输入端悬空时，三极管的基极到发射极无电流，三极管截止，通过放大反相使得输出为低电平。所以输入端悬空相当于逻辑高电平。实际电路中TTL与非门输入端可以悬空。

温馨提示：内容为网友见解，仅供参考

当前网址：https://11.t2y.org/zz/88q2q8qpp.html