• 新记

    • 在Verilog里边 always@(*)语句是什么意思？

    如题所述

    举报该文章
    其他看法
    第1个回答  2011-05-04
    哦 这是一个循环套用的语句，例如 always@(posedge clk) 就表示在clk的上升沿触发。本回答被提问者和网友采纳
    12
    相似回答
    大家正在搜
    相关问题
    verilog 语句中 把 always@(……) 语句前的...
    在Verilog HDL语言中，always @ （*） 是...
    verilog语言中always的用法是什么？
    Verilog hdl 中always @(negedge ...
    verilog语言中always的用法
    在Verilog里边 always@(*)语句是什么意思？
    Verilog里一个always语句的问题
    在verilog语言中，如果always后面没有跟条件，就这...