理想运算放大器的虚断和虚短的内部原理？

我想知道为什么理想运放会有虚短和虚短的性质，从它的内部电路结构分析。如它的差动输入电路，理想运放的虚断性质是不是就是由它的差动输入端得来的?（因为差动输入的Ri很大所以没有电流流进就是虚断么？）

你的理解是正确的，就是因为它的差动输入电路构型，才造成了它的输入电阻非常大。但这只是一方面，另外，运放在线性区工作的时候也会引入一些串联负反馈，进一步提升输入电阻。
你的分析思路很正确，运放的很多问题需要从它的物理电路构型才看。追问

那虚短呢，为什么会有虚短？也是因为差动输入的构造？

追答

虚短跟增益有关系，运放中间级是大增益的级联放大电路，而输出电压由于受到电源电压的限制，不可能无限高，按照Uo=Au*Ui，Uo是一个不太大的值，一般也就是10几20V的样子，Au非常大，可以达到10的4-7次方，因此看起来就相当于输入信号特别小，接近于0，而输入信号就是两个输入端的差值，也就意味着两个输入端信号差值接近于0，就是虚短。这些东西在模电书上都讲得清清楚楚。

温馨提示：内容为网友见解，仅供参考

当前网址：https://11.t2y.org/zz/f4m484777p7qpmvvms4.html