11智能在线
新记
verilog 里面,always和always@(*)有区别吗?
如题所述
举报该文章
相关建议 推荐于2017-09-11
1.always@后面内容是敏感变量,always@(*)里面的敏感变量为*,意思是说敏感变量由综合器根据always里面的输入变量自动添加,不用自己考虑。 2.如果没有@,那就是不会满足特定条件才执行,而是执行完一次后立马执行下一次,一直重复执行,比如testbench里面产生50Mhz的时钟就(假设时间尺度是1ns)可以写成 always #20 CLK_50Mhz = ~CLK_50Mhz;
温馨提示:内容为网友见解,仅供参考
当前网址:
https://11.t2y.org/zz/84v4q88fs.html
其他看法
第1个回答 2012-02-13
一般always@(*)是指里面的语句是组合逻辑的。*代替了敏感变量。
而一般时序逻辑要写成always@(posedge clk or negedge rst)//时钟信号clk上升沿或者复位信号rst下降沿的时候执行always块内的代码。
相似回答
大家正在搜
相关问题
Verilog HDL中,always @(a,b)与alw...
verilog语言中always的用法
verilog 中的always @ ( * )是什么意思?
在Verilog HDL语言中,always @ (*) 是...
在verilog里always和 initial的区别是什么...
always,usually和never的区别
verilog中多个always的困惑
verilog always @(a,b)是什么意思?是不是...